TD.center {text-align:center} TD.top {vertical-align:top} //-->
トップページに戻る セミコンポータル中古市場のごあんない
セミコンポータルはURLを新たに、リニューアルしました（2007/11/30）
→http://www.semiconportal.com/
   
 
 
 
 
 
  イベントカレンダー
e-故障解析
/物理化学分析サービス
 セミコンポータル中古市場
ｅ-ＢＯＯＫＳＴＯＲＥ
 
 

 
 
システムLSI技術学院
このサービスをご利用頂くためにはログインが必要です。
画面上部よりログインを行ってください。
会員IDをお持ちでない方は会員登録を行ってください。 →[いますぐ登録]
[目的] 高度情報通信時代の技術の担い手である先端半導体開発技術者を育成します。
[内容] 半導体のデバイス・プロセス技術（基本分野）、 システム・機器技術（システム分野）、 自動設計・ＥＤＡ技術（ＥＤＡ分野）、 ＶＬＳＩ設計技術（ＶＬＳＩ分野）の各分野について重点技術の講座を 系統的に１５科目以上開設し、各科目について、基本原理から先端技術、実習まで総合的に学ぶ機会を提供します。 各科目をその分野の第一人者の大学教官、企業の専門家が講義・指導します。


ハードウェア/ソフトウェア・コデザイン
講師：大阪大学　今井正治教授
講義の目的 命令セットプロセッサ、周辺回路およびメモリなどのディジタル部品から構成されるシステムＬＳＩの最適化設計手法である、ハードウェア/ソフトウェア・コデザイン手法の原理、命令セットプロセッサの設計最適化手法、コンパイラ・リターゲット技術、設計資産の再利用技術について解説する。
講義内容
１ システムＬＳＩ設計とＨＷ/ＳＷコデザイン


□ ハードウェア/ソフトウェア・コデザイン講義概要 16:35
□ システムＬＳＩ設計手法とコデザイン 33:30
□ システムレベル設計手法 26:24
□ ＨＷ/ＳＷコデザインの原理 33:13


２ 命令セットプロセッサ最適化技術
□ Computer Architecture Terminology
Pipeline Processor Model
VLIW v.s. Superscaler/ VLIW Architecture Model

 30:48
□ PEAS Project
PEAS-TSystem for Scalar Processor
CPU Core Model in PEAS-T
Design Flow in PEAS-T System
APA:Application Program Analyzer
Analysis Result of Sample Programs

 20:44
□ AIG:CPU Core Optimizer
Classification of IMSP
HW/SW Partitioning for Pipeline Architecture
Branch-and-Bound Method
Execution Cycle Estimation(IMSP-2P)
Adaptive Database Approach
Pipeline Scheduling / Experimental Results

 32:01
□ PEAS-U System Outline
VLIW Architecture Model
Design Flow in PEAS-U

 32:40
□ Exection Cycle Estimation
HW Cost Estimation
Architecture Optimization
Experiments / Major Publication

 26:12
３ コンパイラ技術
□ Overview / Front End Processing
Lexical Analysis / Syntax Analysis
Sematic Analysis / Symbol Table
Intermediate Code Generation

 34:30
□ Code Optimization/ Control Flow Graph
Optimization Techniques
Common Subexpression Elimination(Local)
Copy Propagation / Loop Optimization
Unreachable Code Elimination
Control Flow Optimization
Arithmetic Optimization / Operation Combining
Machine Dependent Optimization

 37:54
□ Instruction Scheduling / Scheduling Algorithms
Data Flow Graph(DFG)
ASAP(As Soon As Possible)
ALAP(As Late As Possible)
List-Based Scheduling / Instruction Priority
Delayed Branch Scheduling / Pipeline Hazard
Instruction Issue/Completion Scheme
Cause of Data Hazards
Mechanism for Register Forwarding
Control Hazards

 37:20
□ Operation Reordering(1)
Operation Reordering(2)
Instruction Pattern Example
Instruction Pattern Matching
Register Allocation & Assignment
Local Register Allocation
Global Register Allocation Register Assignment

 25:48
ログイン後購入出来ます。



視聴には、RealPlayerが必要となります。 もし、お使いのコンピュータにRealPlayerがインストールされていない場合には、インストール後に 視聴してください。RealPlayer Basicは、 ここから無料でダウンロードできます。


＊＊＊  今後の講義予定  ＊＊＊
１）−４ コンパイラ・リターゲット技術
□ コンパイラのリターゲット方法
□ ケーススタディ１：
リターゲッタブル・コンパイラ　ＧＣＣ　（ＧＮＵ　Ｃ　コンパイラ）
□ ケーススタディ２：
コンパイラ開発環境　ＣｏＳｙ
１）−５ 設計資産再利用技術
□ 設計生産性と設計資産（ＩＰ）の再利用
□ 再利用を用意にするためのＩＰモデル化
□ 設計インスタンス生成手法
□ 設計品質見積手法
□ ＦＨＭ（Flexible Hardware Model）
□ ＶＣＤＳ（Virtual Core based Design System）
１）−６ 命令セットプロセッサ開発支援技術
□ 命令セットプロセッサのアーキテクチャの分類
□ パイプライン・アーキテクチャのモデル化
□ 命令形式とアドレッシング方式
□ マイクロ動作の記述
□ マイクロ動作からのアーキテクチャ記述生成
□ ケーススタディ：
命令セットプロセッサ設計支援システム　ＰＥＡＳ−V
 
九州半導体・ＦＰＤ企業データベース
電子ジャーナル
駅前探険倶楽部
プレスジャーナル

Copyright(C)2001-2008 Semiconductor Portal Inc., All Rights Reserved.
このサイトについてのご意見・ご感想は web.info@semiconportal.com までお願い致します。